Designfehlerbehebung NetIO-Board: Unterschied zwischen den Versionen
HofeBY (Diskussion | Beiträge) Keine Bearbeitungszusammenfassung |
HofeBY (Diskussion | Beiträge) Keine Bearbeitungszusammenfassung |
||
| Zeile 2: | Zeile 2: | ||
Bei dem Schaltungsdesign des AVR NET IO Boards kommt es zu weilen zu einer Bootschleife. | Bei dem Schaltungsdesign des AVR NET IO Boards kommt es zu weilen zu einer Bootschleife. | ||
Die Fehlerursachen sind in mehreren Quellen zu finden. | Die Fehlerursachen sind in mehreren Quellen zu finden. | ||
Haupsächlich sind diese auf fehlerhafte Siebung unter Nichtbeachtung der Datenbätter zu finden. | Haupsächlich sind diese auf fehlerhafte Siebung unter Nichtbeachtung der Datenbätter zu finden. | ||
Die Angaben (Bauteilbezeichnungen) beziehen sich auf die im AVR NET-IO Schaltplan http://www.pollin.de/shop/downloads/D810058B.PDF] | Die Angaben (Bauteilbezeichnungen) beziehen sich auf die im AVR NET-IO Schaltplan http://www.pollin.de/shop/downloads/D810058B.PDF] | ||
Kurzanleitung zur Behebung zwingender Updates. | Kurzanleitung zur Behebung zwingender Updates. | ||
| Zeile 45: | Zeile 47: | ||
Datenblatt ENC28J60: [http://ww1.microchip.com/downloads/en/DeviceDoc/39662c.pdf] | Datenblatt ENC28J60: [http://ww1.microchip.com/downloads/en/DeviceDoc/39662c.pdf] | ||
siehe Seite 9 Bild Figure 2-4 im Pollin Schaltplan nicht vorhandenen Kerko´s. | siehe Seite 9 Bild Figure 2-4 im Pollin Schaltplan nicht vorhandenen Kerko´s. | ||
Im | |||
Im rechten Textblock oberhalb steht folgendes Zitat: | |||
"All power supply pins must be externally connected to | "All power supply pins must be externally connected to | ||
| Zeile 60: | Zeile 64: | ||
2 VSS -> 28 VDD | 2 VSS -> 28 VDD | ||
11 VSSRX -> 19 VDDRX | 11 VSSRX -> 19 VDDRX | ||
21 VSSPLL-> 20 VDDPLL | 21 VSSPLL-> 20 VDDPLL | ||
22 VSSOSC-> 25 VDDOSC | 22 VSSOSC-> 25 VDDOSC | ||
18 VSSTX -> 15 VDDTX | 18 VSSTX -> 15 VDDTX | ||
| Zeile 68: | Zeile 76: | ||
Datenblatt ATMega1284P: [http://www.atmel.com/images/doc8059.pdf] | Datenblatt ATMega1284P: [http://www.atmel.com/images/doc8059.pdf] | ||
100nF Kerko siehe Seite 250 Bild Figure 21-9: Pin AVCC gegen GND. | 100nF Kerko siehe Seite 250 Bild Figure 21-9: Pin AVCC gegen GND. | ||
Stabilisierung Analog Reverenzspannungsversorgung | Stabilisierung Analog Reverenzspannungsversorgung | ||
Version vom 16. März 2014, 15:29 Uhr
Behebung von Designfehlern der AVR NET-IO Schaltung
Bei dem Schaltungsdesign des AVR NET IO Boards kommt es zu weilen zu einer Bootschleife.
Die Fehlerursachen sind in mehreren Quellen zu finden.
Haupsächlich sind diese auf fehlerhafte Siebung unter Nichtbeachtung der Datenbätter zu finden.
Die Angaben (Bauteilbezeichnungen) beziehen sich auf die im AVR NET-IO Schaltplan http://www.pollin.de/shop/downloads/D810058B.PDF]
Kurzanleitung zur Behebung zwingender Updates.
Spannungsversorgung 3V ist nach Regler IC2 führt ungesiebt an IC3=ENC28J60. Also Elko 22yF/6,3V zwischen Pin A und GND von IC2 schalten.
IC3=ENC28J60 zwischen folgenden Pin´s je einen Kerko mit 100nF schalten.
2->28; 19->21; 20->22; 11->15; 25->18
Hier mal ein Bild, wie ich das auf der Lötseite der Platine gemacht habe.
HIER BITTE BILD EINFÜGEN.
Das wars schon mal mit den zwingenden Updates wegen der Bootschleife.
Nun sollte es bereits gehen, weitere Berichtigungen sind eher vorsorglich gleich mit zu erledigen.
C6 & C10 hinter IC3=ENC28J60 sollten 100nF anstelle von 10nF sein.
IC5 ATMega_32/644/1284P Kerko 100nF zwischen Pin 30->31
Optionale Umbauten:
Stromverbrauch senken durch Austausch von R3 (220Ohm) gegen 680Ohm.
Der IC1 sollte eine Kühlung verpasst bekommen, oder besser gegen einen Schaltregler Variante auswechseln.
Quellenangabe:
Datenblatt ENC28J60: [1]
siehe Seite 9 Bild Figure 2-4 im Pollin Schaltplan nicht vorhandenen Kerko´s.
Im rechten Textblock oberhalb steht folgendes Zitat:
"All power supply pins must be externally connected to the same power source. Similarly, all ground references must be externally connected to the same ground node. Each VDD and VSS pin pair should have a 0.1 μF ceramic bypass capacitor (not shown in the schematic) placed as close to the pins as possible."
Übersetzt heißt das, das ALLE Spannungsversorgungs PIN´s gegen Ihre GND Anschlüsse mit 100nF Kerko´s zu bestücken sind. Auch wenn diese in der Zeichnung unterhalb fehlen. Ist gemein, ich weiß. Das gilt somit auch für folgende Pin´s Bezeichnung :
2 VSS -> 28 VDD
11 VSSRX -> 19 VDDRX
21 VSSPLL-> 20 VDDPLL
22 VSSOSC-> 25 VDDOSC
18 VSSTX -> 15 VDDTX
siehe Seite 9 Bild Figure 2-4 die im Pollin Schaltplan als C6/C10 bezeichneten Kerko´s.
Datenblatt ATMega1284P: [2]
100nF Kerko siehe Seite 250 Bild Figure 21-9: Pin AVCC gegen GND.
Stabilisierung Analog Reverenzspannungsversorgung
