Designfehlerbehebung NetIO-Board: Unterschied zwischen den Versionen
Keine Bearbeitungszusammenfassung |
Keine Bearbeitungszusammenfassung |
||
| (8 dazwischenliegende Versionen desselben Benutzers werden nicht angezeigt) | |||
| Zeile 15: | Zeile 15: | ||
Datei:AVR_NET-IO_Cs.jpg|Lötseite einer Platine, bei der Designfehler beseitigt sind. | Datei:AVR_NET-IO_Cs.jpg|Lötseite einer Platine, bei der Designfehler beseitigt sind. | ||
</gallery> | </gallery> | ||
Das wars schon mal mit den zwingenden Updates wegen der Bootschleife. | Das wars schon mal mit den zwingenden Updates wegen der Bootschleife. Nun sollte es bereits gehen, weitere Berichtigungen sind eher vorsorglich gleich mit zu erledigen: | ||
Nun sollte es bereits gehen, weitere Berichtigungen sind eher vorsorglich gleich mit zu erledigen | |||
*C6 & C10 hinter IC3=ENC28J60 sollten 100nF anstelle von 10nF sein. | *C6 & C10 hinter IC3=ENC28J60 sollten 100nF anstelle von 10nF sein. | ||
| Zeile 34: | Zeile 30: | ||
** Im rechten Textblock oberhalb steht folgendes Zitat: | ** Im rechten Textblock oberhalb steht folgendes Zitat: | ||
All power supply pins must be externally connected to the same power source. Similarly, all ground references | |||
must be externally connected to the same ground node. Each VDD and VSS pin pair should have a 0.1 μF ceramic bypass capacitor (not shown in the schematic) placed as close to the pins as possible. | must be externally connected to the same ground node. Each VDD and VSS pin pair should have a 0.1 μF ceramic bypass capacitor | ||
(not shown in the schematic) placed as close to the pins as possible. | |||
Übersetzt heißt das, | Übersetzt heißt das, dass '''ALLE''' Spannungsversorgungs PIN´s gegen Ihre GND Anschlüsse mit 100nF Kerko´s zu bestücken sind. | ||
Auch wenn diese in der Zeichnung unterhalb fehlen. Ist gemein, ich weiß. | Auch wenn diese in der Zeichnung unterhalb fehlen. Ist gemein, ich weiß. | ||
Das gilt somit auch für folgende Pin´s Bezeichnung : | Das gilt somit auch für folgende Pin´s Bezeichnung : | ||
2 VSS -> 28 VDD | * 2 VSS -> 28 VDD | ||
* 11 VSSRX -> 19 VDDRX | |||
11 VSSRX -> 19 VDDRX | * 21 VSSPLL-> 20 VDDPLL | ||
* 22 VSSOSC-> 25 VDDOSC | |||
21 VSSPLL-> 20 VDDPLL | * 18 VSSTX -> 15 VDDTX | ||
22 VSSOSC-> 25 VDDOSC | |||
18 VSSTX -> 15 VDDTX | |||
siehe Seite 9 Bild Figure 2-4 die im Pollin Schaltplan als C6/C10 bezeichneten Kerko´s. | siehe Seite 9 Bild Figure 2-4 die im Pollin Schaltplan als C6/C10 bezeichneten Kerko´s. | ||
Aktuelle Version vom 22. März 2014, 07:31 Uhr
Behebung von Designfehlern der AVR NET-IO Schaltung
Bei dem Schaltungsdesign des AVR NET IO Boards kommt es zu weilen zu einer Bootschleife. Die Fehlerursachen sind in mehreren Quellen zu finden, haupsächlich aber ist eine fehlerhafte Siebung unter Nichtbeachtung der Datenbätter Schuld.
Die Angaben (Bauteilbezeichnungen) beziehen sich auf die im AVR NET-IO Schaltplan http://www.pollin.de/shop/downloads/D810058B.PDF].
Kurzanleitung für die notwendigen Updates zur Fehlerbeseitigung:
- Spannungsversorgung 3V ist nach Regler IC2 führt ungesiebt an IC3=ENC28J60. Also Elko 22yF/6,3V zwischen Pin A und GND von IC2 schalten.
- IC3=ENC28J60 zwischen folgenden Pin´s je einen Kerko mit 100nF schalten:
- 2->28; 19->21; 20->22; 11->15; 25->18
Hier mal ein Bild, wie ich das auf der Lötseite der Platine gemacht habe.
Lötseite einer Platine, bei der Designfehler beseitigt sind.
Das wars schon mal mit den zwingenden Updates wegen der Bootschleife. Nun sollte es bereits gehen, weitere Berichtigungen sind eher vorsorglich gleich mit zu erledigen:
- C6 & C10 hinter IC3=ENC28J60 sollten 100nF anstelle von 10nF sein.
Weitere optionale Umbauten:
- Stromverbrauch senken durch Austausch von R3 (220Ohm) gegen 680Ohm.
- Der IC1 sollte eine Kühlung verpasst bekommen, oder besser gegen einen Schaltregler Variante auswechseln.
Quellenangabe:
- Datenblatt ENC28J60: [1]
- siehe Seite 9 Bild Figure 2-4 im Pollin Schaltplan nicht vorhandenen Kerko´s.
- Im rechten Textblock oberhalb steht folgendes Zitat:
All power supply pins must be externally connected to the same power source. Similarly, all ground references must be externally connected to the same ground node. Each VDD and VSS pin pair should have a 0.1 μF ceramic bypass capacitor (not shown in the schematic) placed as close to the pins as possible.
Übersetzt heißt das, dass ALLE Spannungsversorgungs PIN´s gegen Ihre GND Anschlüsse mit 100nF Kerko´s zu bestücken sind.
Auch wenn diese in der Zeichnung unterhalb fehlen. Ist gemein, ich weiß.
Das gilt somit auch für folgende Pin´s Bezeichnung :
- 2 VSS -> 28 VDD
- 11 VSSRX -> 19 VDDRX
- 21 VSSPLL-> 20 VDDPLL
- 22 VSSOSC-> 25 VDDOSC
- 18 VSSTX -> 15 VDDTX
siehe Seite 9 Bild Figure 2-4 die im Pollin Schaltplan als C6/C10 bezeichneten Kerko´s.
